R5F100GEAFB#10
Eegeschaften
Ultra-niddereg Energieverbrauch Technologie
VDD = eenzeg Stroumversuergungsspannung vun 1,6 bis 5,5 V
HALT Modus
STOP Modus
SNOOZE Modus
RL78 CPU Kär
CISC Architektur mat 3-Etapp Pipeline
Minimum Uweisunge Ausféierung Zäit: Kann geännert ginn
vun héijer Geschwindegkeet (0,03125 μs: @ 32 MHz Operatioun
mat High-Speed On-Chip Oszilléierer) op ultra-niddereg Geschwindegkeet
(30,5 μs: @ 32,768 kHz Operatioun mat Subsystem
Auer)
Adressraum: 1 MB
Allgemeng Zweck Registere: (8-Bit Register × 8) × 4
Banken
On-Chip RAM: 2 bis 32 KB
Code Flash Erënnerung
Code Flash Erënnerung: 16 ze 512 KB
Block Gréisst: 1 KB
Verbuet vu Spär Läschen an Neischreiwen (Sécherheet
Funktioun)
On-Chip Debug Funktioun
Selbstprogramméiere (mat Boot Swap Funktioun / Blitzschëld
Fënster Funktioun)
Daten Flash Memory
Daten Flash Erënnerung: 4 KB ze 8 KB
Back Terrain Operatioun (BGO): Uweisungen kann
aus dem Programm Memory ausgeführt wärend der nei schreiwen
Daten Flash Erënnerung.
Zuel vun Iwwerschreiwe: 1.000.000 Mol (TYP.)
Volt vun rewrites: VDD = 1,8 bis 5,5 V
Héich-Vitesse On-Chip Oszilléierer
Wielt aus 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz, 1 MHz
Héich Genauegkeet: +/- 1,0 % (VDD = 1,8 bis 5,5 V, TA = -20
bis +85°C)
Operatioun Ëmfeld Temperatur
TA = -40 bis +85°C (A: Consumer applications, D:
Industrieanwendungen)
TA = -40 bis +105°C (G: Industrieanwendungen)
Power Management an zréckgesat Funktioun
On-Chip Power-on-Reset (POR) Circuit
On-Chip Spannungsdetektor (LVD) (Auswielen Ënnerbriechung an
zréckgesat vun 14 Niveauen)
DMA (Direct Memory Access) Controller · 2/4 Channels · Unzuel vun de Uhren beim Transfert tëscht 8/16-Bit SFR an internen RAM: 2 Auer Multiplikator an Divider/Multiplikatiounsakkumulator · 16 Bit × 16 Bit = 32 Bits (net ënnerschriwwen oder ënnerschriwwen) · 32 Bits ÷ 32 Bits = 32 Bits (Net ënnerschriwwen) · 16 Bits × 16 Bits + 32 Bits = 32 Bits (Net ënnerschriwwen oder ënnerschriwwen) Seriell Interface · CSI: 2 bis 8 Kanäl · UART/UART (LIN-Bus ënnerstëtzt) : 2 bis 4 Kanäl · I2C/Vereinfacht I2C Kommunikatioun: 3 bis 10 Kanäl Timer · 16-Bit Timer: 8 bis 16 Kanäl · 12-Bit Intervall Timer: 1 Kanal · Echtzäit Auer: 1 Kanal (Kalenner fir 99 Joer, Alarmfunktioun, a Auerkorrekturfunktioun) · Watchdog Timer: 1 Kanal (operabel mam speziellen Low-Speed On-Chip Oszillator) A/D Konverter · 8/10-Bit Opléisung A/D Konverter (VDD = 1,6 bis 5,5 V) Analog Input: 6 bis 26 Kanäl · Intern Referenzspannung (1,45 V) an Temperatursensor Note 1 I/O Hafen · I/O Hafen: 16 bis 120 (N-ch Open Drain I/O [Spannung vu 6 V widderstoen]: 0 bis 4, N-ch open Drain I/O [VDD standhaft Volt Note 2/EVDD standby Volt Note 3]: 5 bis 25) · Kann op N-ch Open Drain, TTL Input Puffer, an On-Chip Pull-Up Resistor gesat ginn · Verschidde potenziell Interface : Kann mat engem 1.8/2.5/3 V-Apparat verbannen · On-Chip Schlëssel Ënnerbriechungsfunktioun · On-Chip Auerausgang / Buzzer Output Controller Aner · On-Chip BCD (binär kodéiert Dezimal) Korrektur Circuit Notizen 1. Kann nëmme gewielt ginn am HS (Héich-Vitesse Haapt) Modus 2. Produkter mat 20 ze 52 Pins 3. Produite mat 64 ze 128 Pins
